- c -

• CC1DE : mptl::TIM_common< _base_addr >::DIER
• CC1E : mptl::TIM_common< _base_addr >::CCER
• CC1G : mptl::TIM_common< _base_addr >::EGR
• CC1IE : mptl::TIM_common< _base_addr >::DIER
• CC1IF : mptl::TIM_common< _base_addr >::SR
• CC1NE : mptl::TIM_common< _base_addr >::CCER
• CC1NP : mptl::TIM_common< _base_addr >::CCER
• CC1OF : mptl::TIM_common< _base_addr >::SR
• CC1P : mptl::TIM_common< _base_addr >::CCER
• CC1S : mptl::TIM_common< _base_addr >::CCMR1_Input , mptl::TIM_common< _base_addr >::CCMR1_Output
• CC2DE : mptl::TIM_common< _base_addr >::DIER
• CC2E : mptl::TIM_common< _base_addr >::CCER
• CC2G : mptl::TIM_common< _base_addr >::EGR
• CC2IE : mptl::TIM_common< _base_addr >::DIER
• CC2IF : mptl::TIM_common< _base_addr >::SR
• CC2NE : mptl::TIM_common< _base_addr >::CCER
• CC2NP : mptl::TIM_common< _base_addr >::CCER
• CC2OF : mptl::TIM_common< _base_addr >::SR
• CC2P : mptl::TIM_common< _base_addr >::CCER
• CC2S : mptl::TIM_common< _base_addr >::CCMR1_Input , mptl::TIM_common< _base_addr >::CCMR1_Output
• CC3DE : mptl::TIM_common< _base_addr >::DIER
• CC3E : mptl::TIM_common< _base_addr >::CCER
• CC3G : mptl::TIM_common< _base_addr >::EGR
• CC3IE : mptl::TIM_common< _base_addr >::DIER
• CC3IF : mptl::TIM_common< _base_addr >::SR
• CC3NE : mptl::TIM_common< _base_addr >::CCER
• CC3NP : mptl::TIM_common< _base_addr >::CCER
• CC3OF : mptl::TIM_common< _base_addr >::SR
• CC3P : mptl::TIM_common< _base_addr >::CCER
• CC3S : mptl::TIM_common< _base_addr >::CCMR2_Input , mptl::TIM_common< _base_addr >::CCMR2_Output
• CC4DE : mptl::TIM_common< _base_addr >::DIER
• CC4E : mptl::TIM_common< _base_addr >::CCER
• CC4G : mptl::TIM_common< _base_addr >::EGR
• CC4IE : mptl::TIM_common< _base_addr >::DIER
• CC4IF : mptl::TIM_common< _base_addr >::SR
• CC4OF : mptl::TIM_common< _base_addr >::SR
• CC4P : mptl::TIM_common< _base_addr >::CCER
• CC4S : mptl::TIM_common< _base_addr >::CCMR2_Input , mptl::TIM_common< _base_addr >::CCMR2_Output
• CCDS : mptl::TIM_common< _base_addr >::CR2
• CCPC : mptl::TIM_common< _base_addr >::CR2
• CCR1 : mptl::TIM_common< _base_addr >
• CCR2 : mptl::TIM_common< _base_addr >
• CCR3 : mptl::TIM_common< _base_addr >
• CCR4 : mptl::TIM_common< _base_addr >
• CCUS : mptl::TIM_common< _base_addr >::CR2
• CEN : mptl::TIM_common< _base_addr >::CR1
• char_type : mptl::usart_irq_stream< usart_type, _fifo_type, _crlf, debug_irqs >
• CHLEN : mptl::SPI_Common< _base_addr >::I2SCFGR
• CHSIDE : mptl::SPI_Common< _base_addr >::SR
• CKD : mptl::TIM_common< _base_addr >::CR1
• CKPOL : mptl::SPI_Common< _base_addr >::I2SCFGR
• CLKEN : mptl::USART_common< base_addr >::CR2
• clock_enable : mptl::usart_stm32_common< _usart_no, system_clock_type >
• CMS : mptl::TIM_common< _base_addr >::CR1
• CNT : mptl::TIM_common< _base_addr >
• COMDE : mptl::TIM_common< _base_addr >::DIER
• COMG : mptl::TIM_common< _base_addr >::EGR
• COMIE : mptl::TIM_common< _base_addr >::DIER
• COMIF : mptl::TIM_common< _base_addr >::SR
• CPHA : mptl::SPI_Common< _base_addr >::CR1 , mptl::USART_common< base_addr >::CR2
• CPOL : mptl::SPI_Common< _base_addr >::CR1 , mptl::USART_common< base_addr >::CR2
• CRCEN : mptl::SPI_Common< _base_addr >::CR1
• CRCERR : mptl::SPI_Common< _base_addr >::SR
• CRCNEXT : mptl::SPI_Common< _base_addr >::CR1
• CRCPR : mptl::SPI_Common< _base_addr >
• CTS : mptl::USART_common< base_addr >::SR
• cts : mptl::usart_stm32_common< _usart_no, system_clock_type >::flow_control
• CTSE : mptl::USART_common< base_addr >::CR3
• CTSIE : mptl::USART_common< base_addr >::CR3